橘纹漆在平地机上的应用

大型铸件表面平整度差,为了能达到设计要求的表面平整度和美化效果,油漆前需要大面积修磨表面和刮腻子,以消除铸造件表面凹凸不平的缺陷,因此铸件的喷涂作业已成为生产线的瓶颈。采用橘纹喷涂工艺,有效解决生产瓶颈的问题,还能改善现场作业环境,降低操作者的劳动强度。     

New modified-majority voter-based efficient QCA digital logic design

ABSTRACT

Quantum-dot cellular automata (QCA) is an emerging nanotechnology and a possible alternative solution to the limitation of complementary metal oxide semiconductor (CMOS) technology. One of the most attractive fields in QCA is the implementation of configurable digital systems. This article presents a novel multifunctional gate called the modified-majority voter (MMV). The proposed gate works on the explicit interaction of the cell characteristic property for the implementation of digital circuits. This prominent feature of the proposed gate reduces the maximum hardware cost and implements highly efficient QCA structures. To verify the functionality of the proposed gate, some physical proofs, truth table and computational simulation results are performed. These results assured the validity of the existence of the proposed gate. It also dissipates less energy which has been calculated under three separate tunnelling energy levels using the QCAPro tool. To prove the effectiveness of the proposed MMV gate, several optimal irreversible arithmetic circuits such as three-input XOR, half-adder and full-adder are proposed. The modular layouts are verified with the freely available QCADesigner tool version 2.0.3.     

16 位改进型条件进位加法器电路设计

为提升数字信号处理电路的性能,对16 位传统条件进位加法器(conditional carry select adder,CCS)的逻 辑层布尔函数提出一种改进方案。使用Verilog 语言和Synopsys 对16 位改进型和传统型条件进位加法器进行仿真分 析。结果表明：该方案能在加法器功耗下降的同时实现关键路径延迟的明显降低,性能明显优于传统加法器。     

MRR 故障对二进制全光全加器的性能影响研究

针对现有的二进制全光全加器所需微环谐振器(MRR)数量较多的问题,首次提出了3个MRR串联结构的全光全加器。针对MRR对温度的波动和制程偏差非常敏感,容易产生故障,建立了MRR故障模型,设计了全光全加器(OFA)的可靠性指标平均误差距离,分析了MRR单故障模型对OFA性能的影响。插入损耗(insertion loss, IL)的实验结果表明,提出的OFA结构总体上优于现有的OFA结构;相比现有的方案,提出的OFA结构的MRR硬件开销最多减少70%,最少减少50%;平均误差距离的实验结果表明,方案1和方案2的平均误差距离较大,本文提出方案的平均误差距离适中;多位二进制全加器中,最高位在单故障模型下的,平均误差距离的绝对值均随着多位二进制全加器的位数增加而增大;最低位在单故障模型下的,平均误差距离的绝对值均随着多位二进制全加器的位数增加保持不变;实物验证和基于Modelsim平台的实验验证了MRR故障对全加器的性能影响的正确性。     

高性能桶形整数加法器的设计

为了提高加法器的运算速度,提出了一种新型并行整数加法算法——桶形整数加法算法。该加法器以半加器为基础,将并行与迭代反馈思想相结合,根据每轮迭代后进位链的值判断是否已经累加结束,可以在保持低功耗的同时提高运算速度。仿真结果表明,该桶形整数加法器在面积少量增加的基础上,速度提高明显。     

基于FPGA的32位浮点加法器的设计

在综合分析各种浮点加法器算法的基础上,提出了一种符合TI格式标准的32位浮点加法器,同时兼顾了速度和面积两方面因素.本设计在virtex-4系列FPGA上进行了实现,最高速度可达到182.415MHz,资源占用也较为合理.     

直接补码阵列乘法的手工计算方法

直接补码阵列乘法器的工作原理是《计算机组成原理》课程的难点。教材在介绍定点数乘法时包括3种乘法器电路,其中在直接补码阵列乘法器中,被乘数和乘数均采用补码表示,符号位一起参加运算,积也采用补码形式表示。文中从补码与真值的关系出发,结合一般化的全加器形式,说明负权参加运算时的特征,并介绍如何将出现在数值位中的负权值在不改变真值的情况下向左移动,直至符号位。通过4种情况给出4个实例,说明使用直接补码阵列乘法的手工计算方法,从而揭示出直接补码阵列乘法器的工作原理。     

进位保留加法器的命题投影时序逻辑组合验证

为保证硬件设计的正确性,提出了对硬件设计组合验证的新方法．该方法在命题投影时序逻辑的统一框架下,实现对硬件系统行为的建模,对所期望性质的形式化描述,并利用命题投影时序逻辑合理且完备的公理系统对系统性质进行验证,从而证明硬件系统满足期望的性质,保证设计的正确性．进位保留加法器的验证实例说明了该方法的可行性．     

一种改进型的GPS单频整周模糊度快速解算方法

针对高精度的快速定位中观测矩阵存在病态性问题,研究了单频GPS整周模糊度快速解算方法。依据Tikhonov正则化原理和奇异值分解(SVD)的扰动性质,设计了SVD分解的改进算法,避免了因较小奇异值发生较大抖动而使正则化矩阵出现不稳定的情况;在分析法矩阵病态性特点的基础上,设计了正则化矩阵的构造方法,并从理论上证明了其优越性。实验结果表明,与传统方法和Tikhonov正则化-LAMBDA法相比,新算法能更有效地改善法矩阵的病态性,只利用3～5个历元即能实现模糊度浮点解的快速解算及其固定,且结果可靠,浮点值更加接近真实值。     

浮点LMS算法的FPGA实现

浮点LMS算法的FPGA实现是自适应天线阵工程设计中的关键技术。本文提出了一种在FPGA内实现浮点LMS算法的方法,该方法采用三级流水线操作的方式,兼顾算法的精度和动态范围。仿真结果表明,该方法能有效利用FPGA的逻辑资源,保证运算速度,满足系统的实时性。